

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-322041

(43)Date of publication of application : 03.12.1996

(51)Int.Cl.

H04N 7/24

(21)Application number : 07-150944

(71)Applicant : SONY CORP

(22)Date of filing : 25.05.1995


(72)Inventor : UCHIDA MASASHI
KONDO TETSUJIRO

(54) BLOCK DISTORTION ELIMINATOR

(57)Abstract:

PURPOSE: To obtain an image in which block distortion is eliminated from mosaic images.

CONSTITUTION: An input digital image signal is supplied to a mosaic formation circuit 13 via a blocking circuit 12, and its output is supplied to a deblocking circuit 14. A digital image signal in which a mosaic is contained is supplied to a picture element data extraction circuit 15. An ADRC circuit 16 compresses the digital image signal, and a class code generation circuit 17 generates a class code. A normal equation addition circuit 19 adds the input digital image signal, the digital image signal from the picture element data sampling circuit 15, and the class code by a normal equation, and a predictive coefficient is decided by a prediction coefficient decision circuit 21. The prediction coefficient is stored in memory 22 every class.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-322041

(43) 公開日 平成8年(1996)12月3日

(51) Int.Cl.⁶

H 0 4 N 7/24

識別記号

庁内整理番号

F I

H 0 4 N 7/13

技術表示箇所

Z

審査請求 未請求 請求項の数3 F D (全 8 頁)

(21) 出願番号 特願平7-150944

(22) 出願日 平成7年(1995)5月25日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 内田 真史

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72) 発明者 近藤 哲二郎

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74) 代理人 弁理士 杉浦 正知

(54) 【発明の名称】 ブロック歪み除去装置

(57) 【要約】

【目的】 モザイク化された画像からブロック歪みを除去した画像を得る。

【構成】 入力デジタル画像信号がブロック化回路12を介してモザイク化回路13へ供給され、その出力はデ・ブロック化回路14へ供給され、モザイクが含まれるデジタル画像信号が画素データ抽出回路15へ供給される。ADRC回路16では、そのデジタル画像信号が圧縮され、クラスコード発生回路17において、クラスコードが発生される。正規方程式加算回路19では、入力デジタル画像信号と、画素データ抽出回路15からのデジタル画像信号と、クラスコードから正規方程式の加算が行われ、予測係数決定回路21において、予測係数が決定される。その予測係数は、クラス毎にメモリ22へ格納される。



【特許請求の範囲】

【請求項1】 入力デジタル画像信号中のブロック歪みを除去した画像信号に変換するようにしたブロック歪み除去装置において、

外部から供給された画像情報から所定の位置の画像データを切り出す画像切り出し手段と、

上記画像切り出し手段により抽出された画像情報のレベル分布のパターンを検出し、このパターンに基づいて、その画像情報が属するクラスを決定してクラス検出情報を出力するクラス検出手段と、

上記検出されたクラス検出手段の結果から最終的なクラスを決定するクラスコード発生手段と、

上記外部から供給された画像情報を、ブロック歪みを除去した画像情報に変換するための情報である推定式の係数データが上記クラス毎に記憶されており、上記クラス検出手段からのクラス検出情報に応じて上記係数データを出力する係数データ記憶手段と、

上記係数データ記憶手段から供給された係数データに応じて、推定演算を行い供給された画像情報を、ブロック歪みを除去した画像情報に変換して出力する画像変換手段とを有することを特徴とするブロック歪み除去装置。

【請求項2】 請求項1に記載のブロック歪み除去装置において、

上記入力デジタル画像信号がモザイク化された画像信号であることを特徴とするブロック歪み除去装置。

【請求項3】 入力デジタル画像信号中のブロック歪みを除去した画像信号に変換するようにしたブロック歪み除去装置において、

外部から供給された画像情報から所定の位置の画像データをブロック化するブロック化手段と、

上記ブロック化がなされた画像データをモザイク化するモザイク化手段と、

上記モザイク化がなされた画像データを画像情報とするためのブロック分解手段と、

上記ブロック分解がなされた画像情報から所定の位置の画像データを切り出す画像切り出し手段と、

上記画像切り出し手段により抽出された画像情報のレベル分布のパターンを検出し、このパターンに基づいて、その画像情報が属するクラスを決定してクラス検出情報を出力するクラス検出手段と、

上記検出されたクラス検出手段の結果から最終的なクラスを決定するクラスコード発生手段と、

上記外部から供給された画像情報と、上記ブロック分解がなされた画像情報とからブロック歪みを除去した画像情報に変換するための情報である推定式の係数データを生成する係数データ生成手段と、

上記係数データがクラス毎に記憶されている係数データ記憶手段とからなることを特徴とするブロック歪み除去装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、例えばモザイク化された画像のようなブロック歪みが存在する画像を、ブロック歪みを除去した視覚的に良好な画像に変換するようなブロック歪み除去装置に関する。

【0002】

【従来の技術】 デジタルビデオ信号を記録、伝送するときには、その情報量の多さ故に高能率符号化によって、デジタルビデオ信号を圧縮するのが一般的になりつつある。高能率符号化としては、DCT (Discrete Cosine Transform)、ADRC (Adaptive Dynamic Range Coding) などのブロック変換符号化が知られている。

【0003】 例えば、DCTによる符号化方式は、1フレームのテレビジョン信号を水平方向の n 画素 \times m 画素からなる複数個の小ブロックに分割し、各ブロックに対してDCTを施し、その結果得られた直流成分の係数データと、複数個の交流成分の係数データを出現確率に応じてビット長の異なるエントロピー符号、例えばハフマンコードに変換して記録、伝送することにより情報量を圧縮しようとするものである。

【0004】 記録、伝送のためのレートが、もともとの画像の持つ情報量に比べてある程度以上多い場合は、圧縮によって情報量の削減を行っても画質的にはほとんど劣化が生じない。一方、記録、伝送のためのレートが低い場合は、大幅な情報量削減が必要になり、そのため画質の劣化が生じてくる。

【0005】 画質劣化の様子は高能率符号化の種類により多少異なる。例えば、DCTによる圧縮では、圧縮比が高くなると、高域の情報から削除していくため、画像のボケ感が強まり、またエッジ近傍にモスキートノイズと呼ばれる特徴的な劣化が生じる。

【0006】 さらに、非常に低レートの圧縮を行った場合、画像全体にブロックの境界が目立つ、いわゆるブロック歪みが生じ、画面がモザイク状になり、視覚的に劣化が目立つ。DCTに限らずADRCにおいて、割り当て量子化ビット数を非常に少なくした場合でも同様にブロック歪みが生じる。このように、圧縮率を高めた場合のブロック歪みの発生は、ブロック符号化共通の現象である。

【0007】 これに対し、従来から行われているブロック歪み軽減法のほとんどは、ローパスフィルタや線形補間などの手法により、信号の帯域を落とし、ブロック境界を目立たなくするという手法であった。しかしながら、この手法によると、視覚的に画像のボケが増し、必ずしも満足できる復元画像を得られないという問題点があった。

【0008】

【発明が解決しようとする課題】 したがって、この発明は、上述の問題点を鑑みてなされたものであり、ローパ

スフィルタや線形補間などの単純に帯域を落とす手法によらず、ブロック歪みを除去できるようなブロック歪み除去装置の提供を目的とする。

【0009】

【課題を解決するための手段】請求項1に記載の発明は、入力デジタル画像信号中のブロック歪みを除去した画像信号に変換するようにしたブロック歪み除去装置において、外部から供給された画像情報から所定の位置の画像データを切り出す画像切り出し手段と、画像切り出し手段により抽出された画像情報のレベル分布のパターンを検出し、このパターンに基づいて、その画像情報が属するクラスを決定してクラス検出情報を出力するクラス検出手段と、検出されたクラス検出手段の結果から最終的なクラスを決定するクラスコード発生手段と、外部から供給された画像情報を、ブロック歪みを除去した画像情報に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス検出手段からのクラス検出情報に応じて係数データを出力する係数データ記憶手段と、係数データ記憶手段から供給された係数データに応じて、推定演算を行い供給された画像情報を、ブロック歪みを除去した画像情報に変換して出力する画像変換手段とを有することを特徴とするブロック歪み除去装置である。

【0010】請求項3に記載の発明は、入力デジタル画像信号中のブロック歪みを除去した画像信号に変換するようにしたブロック歪み除去装置において、外部から供給された画像情報から所定の位置の画像データをブロック化するブロック化手段と、ブロック化がなされた画像データをモザイク化するモザイク化手段と、モザイク化がなされた画像データを画像情報とするためのブロック分解手段と、ブロック分解がなされた画像情報から所定の位置の画像データを切り出す画像切り出し手段と、画像切り出し手段により抽出された画像情報のレベル分布のパターンを検出し、このパターンに基づいて、その画像情報が属するクラスを決定してクラス検出情報を出力するクラス検出手段と、検出されたクラス検出手段の結果から最終的なクラスを決定するクラスコード発生手段と、外部から供給された画像情報と、ブロック分解がなされた画像情報とからブロック歪みを除去した画像情報に変換するための情報である推定式の係数データを生成する係数データ生成手段と、係数データがクラス毎に記憶されている係数データ記憶手段とからなることを特徴とするブロック歪み除去装置である。

【0011】

【作用】この発明に係るブロック歪み除去装置は、入力デジタル画像信号から、ブロック歪みを除去しようとする対象ブロックの近傍のブロックの画素データを用いて、レベル分布のパターンを検出を行い、クラス分類を行う。一方、係数データ記憶手段には外部から供給されたモザイク化された画像情報を、ブロック歪みを除去し

た画像情報に変換するための情報である線形推定式の係数データがクラス毎に記憶されており、この係数データは、クラス検出情報に応じて出力される。そして、推定演算手段が、係数データ記憶手段から供給された係数データに応じて、外部から供給されたモザイク化された画像情報を、ブロック歪みを除去した画像情報に変換する。

【0012】

【実施例】以下、この発明に係るブロック歪み除去装置の一実施例について図面を参照しながら詳細に説明する。図1は、この一実施例、すなわちブロック歪み除去装置の信号処理の概略的構成を示す。1で示す入力端子から、外部から供給される画像情報として、デジタル化された画像信号が供給される。なお、ここで供給される画像信号は、モザイク状の画像信号、すなわち小ブロックに分割され、その各ブロックが同一の輝度値を持つ信号とする。ただし、この発明は、同一の輝度値に限定されず、ブロック内の輝度値の変化が非常に少ない画像も、モザイク化された画像として、処理の対象とすることができる。

【0013】入力端子1から供給された画像信号は、画素データ抽出回路2に供給される。画素データ抽出回路2は、ブロック歪みを除去する対象ブロックの近傍データのレベル分布をパターン化するために必要な画素データを抽出する働きをする。この実施例では、図3に示すようにブロック歪みを除去する対象ブロックB(0,0)とその周辺の8ブロック(B(-1,-1)~B(1,1))からそれぞれ1画素、計9画素($x_1 \sim x_9$)を抽出する。モザイクデータであり、ブロック内の輝度値は均一であるから、取り出す画素の位置は所定のブロック内であればどこでも良い。画素データ抽出回路2の出力信号は、ADRC回路3に供給される。

【0014】ADRC回路3は、供給された画素データの空間内波形を少ないビット数によりパターン化し、その波形のクラス分類を行うことを目的として、画素データ抽出回路2から供給される9画素からなる画素データを、例えば8ビットのデータから2ビットのデータに圧縮するような演算を行う。

【0015】本来、ADRC(Adaptive Dynamic Range Coding)は、デジタルVTR用の高能率符号化用に開発された適応的量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この実施例では信号パターンのクラス分類のためのコード発生に用いている。ADRC回路3は、領域内のダイナミックレンジをDR、ビット割当をn、領域内画素のデータレベルをL、再量子化コードをQとして以下の式

(1)により、領域内の最大値MAXと最小値MINとの間を指定されたビット長で均等に分割して再量子化を行う。

【0016】

$$DR = MAX - MIN + 1$$

$$Q = [(L - MIN + 0.5) \cdot 2^n / DR] \quad (1)$$

ただし、[] は、切り捨てを意味する。

【0017】この実施例では、画素データ抽出回路2により抽出された9画素のデータを、各2ビットに圧縮するものとする。圧縮されたデータをそれぞれ $q_1 \sim q_9$ とする。また、その際検出されたダイナミックレンジDRを予め用意した以下に示すようなしきい値により、4レベルのDR-classを算出する。

【0018】

ダイナミックレンジ $DR \leq 8$ の場合 : DR-class 0
 ダイナミックレンジ $DR \leq 16$ の場合 : DR-class 1
 ダイナミックレンジ $DR \leq 36$ の場合 : DR-class 2
 ダイナミックレンジ $DR > 36$ の場合 : DR-class 3
 ADRC回路3の出力信号、すなわち各2ビットに圧縮

$$class = \sum_{i=1}^n q_i (2^p)^i + DR-class \cdot 2^n \quad (2)$$

この実施例では、nは9、pは2である。

【0021】ROMテーブル5には、モザイク化した後のデータのパターンとモザイク化する前のデータの関係を学習することにより、線形推定式を用いて、モザイク化されたデータに対応するモザイク化する前のデータを推定演算するための係数データが各クラス毎に記憶されている。この実施例においては、係数データは、ブロック内の各画素位置に対応した形で、すなわち 4×4 のブロックであれば16組の係数が独立に用意されている。なお、ROMテーブル5に記憶されている係数データの作成方法については後述する。ROMテーブル5からは、クラスコードclassで示されるアドレスから、そのクラスの係数データである $w_i(class)$ が読み出される。この係数データは、推定演算回路7に供給される。

【0022】一方、画素データ抽出回路2で切り出された9つの画素データ $x_1 \sim x_9$ も、ADRC回路3、クラスコード発生回路4およびROMテーブル5に要する

$$y_1 = w_1(y_1) x_1 + w_2(y_1) x_2 + \dots + w_9(y_1) x_9$$

$$y_2 = w_1(y_2) x_1 + w_2(y_2) x_2 + \dots + w_9(y_2) x_9$$

...

$$y_{16} = w_1(y_{16}) x_1 + w_2(y_{16}) x_2 + \dots + w_9(y_{16}) x_9 \quad (3)$$

推定演算回路7の出力信号は、ブロック歪みの除去が完了した信号であり、出力端子8を介して出力され、例えばテレビジョン受像機に供給される。

【0025】このように、モザイク化された画像データに対応する、モザイク化される前の画像データを推定するための係数データを各クラス毎に予め学習により求めた上で、ROMテーブル5に記憶しておき、入力される画像データおよびROMテーブル5から読み出した係数データに基づいて演算を行う。そして、入力された画像データに対応するブロック歪みを除去した画像データ形成して出力することにより、入力される画像データを単

された画素データ $q_1 \sim q_9$ およびDR-classは、クラスコード発生回路4に供給される。

【0019】クラスコード発生回路4は、ADRC回路3から供給されるパターン圧縮データ $q_1 \sim q_9$ およびDR-classに基づいて以下の式(2)の演算を行うことにより、抽出された画素データが属するクラスを検出し、そのクラスを示すクラスコードclassをROMテーブル5に供給する。このクラスコードclassは、ROMテーブル5からの読み出しアドレスを示すものとなっている。

【0020】

【数1】

時間だけ、信号を遅延させる働きをする遅延回路6を介して推定演算回路7に供給される。推定演算回路7は、画素データ抽出回路2から供給される画素データとROMテーブル5から供給される係数データに基づいて、入力されたモザイク化された画像のモザイクを除去する(ブロック歪みを除去する)変換処理を行う。

【0023】より具体的には、推定演算回路7は、画素データ抽出回路2から供給されるデータである $x_1 \sim x_9$ と、クラスコード発生回路4により決定されたclassに対応する形でROMテーブル5より供給された係数データである $w_1 \sim w_9$ により、推定する画素の画素位置ごとに用意された係数を用いて演算を行うことにより、入力されたモザイク化された画像のブロック歪みを除去する処理を行う。ブロック歪み対象ブロックB(0,0)の画素が図4に示すように $y_1 \sim y_{16}$ であった場合、推定演算式は以下になる。

【0024】

に帯域制限処理したのとは異なり、実際のモザイク化される前の画像データにより近いデータを出力することが出来る。

【0026】上述のように、対象ブロックB(0,0)内の16個の画素の値がブロック歪みを除去することが出来る。残りの8個のブロックについては、対象ブロックB(0,0)に関して得られた画素の値 $y_1 \sim y_{16}$ の平均値によって、8個のブロック内の画素の値が置き換えられる。すなわち、この一実施例では、 $(3 \times 3) = 9$ 個のブロック毎にブロック歪みの除去の処理がなされる。もちろん、処理が複雑となるが入力画像データに対して、

(3×3)=9個のブロックの領域をオーバーラップさせて、全てのブロックについてブロック歪みの除去を行うようにしても良い。

【0027】続いて、ROMテーブル5に格納される係数データの作成方法について図2を用いて説明する。係数データを学習によって得るためには、まず、既に知られている画像信号に対応した、モザイク画像を形成する。具体的には、図2に示すように、入力端子11を介して供給される画像信号をブロック化回路12により小ブロックに分割し、さらにモザイク化回路13により、各ブロック内の輝度値をブロック毎の平均値に置き換える、すなわちモザイク化する。モザイク化された信号をデ・ブロック化回路14により、ブロックの順序の画素データをラスタ走査の順序に変換する。これらの処理により、モザイク化された画像信号は、画素データ抽出回路15に供給される。

【0028】画素データ抽出回路15に供給された画像信号から、クラス分類のために必要なデータ切り出しが行われる。具体的には、画素データ抽出回路15は、先に説明した画素データ抽出回路2と同一の働きをするものである。画素データ抽出回路15により切り出された画素データは、ADRC回路16に供給される。

【0029】ADRC回路16は、領域毎に供給される画素データの1次元あるいは2次元なレベル分布のパターンを検出するとともに、上述のように各領域の全てのデータあるいは一部のデータを、例えば8ビットのデジタル画像データから2ビットのデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データをクラスコード発生回路17に供給する。ADRC回路16は、先に説明したAD

$$y = w_1 x_1 + w_2 x_2 + \dots + w_n x_n \quad (4)$$

【0035】学習は、クラス毎に複数の信号データに対して行う。データ数がmの場合、式(4)に従って、以

$$y_k = w_1 x_{k1} + w_2 x_{k2} + \dots + w_n x_{kn} \quad (5)$$

(k=1、2、・・・m)

【0037】m>nの場合、 w_1 、・・・、 w_n は一意に決まらないので、誤差ベクトルeの要素を式(6)で

$$e_k = y_k - \{w_1 x_{k1} + w_2 x_{k2} + \dots + w_n x_{kn}\} \quad (6)$$

(k=1、2、・・・、m)

【0039】

$$e^2 = \sum_{k=0}^m e_k^2 \quad (7)$$

【0040】ここで、式(7)の w_j による偏微分係数を求める。それは式(8)を0にするように、各 w_j を求めればよい。

$$\frac{\partial e^2}{\partial w_j} = \sum_{k=0}^m 2 \left(\frac{\partial e_k}{\partial w_j} \right) e_k = \sum_{k=0}^m 2 x_{kj} \cdot e_k \quad (8)$$

【0042】以下、式(9)、式(10)のように、X

RC回路3と同一のものである。

【0030】クラスコード発生回路17は、先に説明したクラスコード発生回路4と同一のものであり、ADRC回路16から供給されるパターン圧縮データに基づいて式(2)の演算を行うことにより、抽出された画素データが属するクラスを検出し、そのクラスを示すクラスコードを出力するものである。クラスコード発生回路17は、クラスコードを正規方程式加算回路19に出力する。

【0031】一方、画素データ抽出回路15から供給されたデータは、タイミング合わせのために用意された遅延回路18を介して、正規方程式加算回路19に供給される。このデータは、推定演算に使用するものであるため、この実施例では、クラス分類に使用する画素と推定演算に使用する画素が同一であるため、画素データ抽出回路15は、クラス分類に使用する画素の抽出と、推定演算に使用する画素の抽出を兼ねるという構造になっている。

【0032】ここで、正規方程式加算回路19の説明のために、複数個のモザイク化された画素からブロック歪みを除去した画素への変換式の学習とその予測式を用いた信号変換について述べる。以下では、説明のために画素をより一般化してn画素による予測を行う場合について説明する。

【0033】モザイク化された画素レベルをそれぞれ、 x_1 、・・・、 x_n とし、変換後の画素レベルをyとしたとき、クラス毎に係数 w_1 、・・・、 w_n によるnタップの線形推定式を設定する。これを式(4)に示す。学習前は、 w_j が未定係数である。

【0034】

下に示す式(5)が設定される。

【0036】

定義して、式(7)を最小にする係数を求める。いわゆる、最小二乗法による解法である。

【0038】

【数2】

【0041】

【数3】

$ij Y_i$ を定義すると、式(8)は、行列を用いて式(1

1) に書き換えられる。

【0043】

$$X_{ji} = \sum_{p=0}^n x_{pi} \cdot x_{pj}$$

(9)

【0044】

$$Y_i = \sum_{k=0}^m x_{ki} \cdot y_k$$

(10)

【0045】

$$\begin{bmatrix} X_{11} & X_{12} & \dots & X_{1n} \\ X_{21} & X_{22} & \dots & X_{2n} \\ \vdots & \vdots & \ddots & \vdots \\ X_{n1} & X_{n2} & \dots & X_{nm} \end{bmatrix} \begin{bmatrix} w_1 \\ w_2 \\ \vdots \\ w_n \end{bmatrix} = \begin{bmatrix} Y_1 \\ Y_2 \\ \vdots \\ Y_n \end{bmatrix}$$

(11)

【0046】この方程式は、一般に正規方程式と呼ばれている。正規方程式加算回路19は、クラスコード発生回路17から供給されたクラスコードと、画素データ抽出回路15より供給されたモザイク化された画素データ x_1, \dots, x_n と、入力端子21よりタイミング合わせのために用意された遅延回路20を介して供給されたモザイク化前の画素データとを用いて、この正規方程式の加算を行う。

【0047】すべてのトレーニングデータの入力が終了した後、正規方程式加算回路19は、予測係数決定回路21に正規方程式データを出力する。予測係数決定回路21は、正規方程式を掃き出し法などの一般的な行列解法を用いて、 w_i について解き、予測係数を算出する。予測係数決定回路21は、算出された予測係数をメモリ22に書き込む。

【0048】以上のようにトレーニングを行った結果、メモリ22には、クラス毎にモザイク化された画素データからブロック歪みを除去したデータ y を推定するための、統計的にもっとも真値に近い推定が出来る予測係数が格納される。このメモリ22に格納されたデータテーブルが、上述した実施例の発明のブロック歪み除去装置において使用されるROMテーブル5である。以上の処理により、線形推定式により、モザイク化された画素データからブロック歪みを除去したデータ作成するための係数データの学習が終了する。

【0049】なお、上述の実施例の説明では、空間波形を少ないビット数でパターン化する情報圧縮手段として、ADRCを設けることにしたが、これは一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばDPCM（予測符号化）やVQ（ベクトル量子化）などの圧縮手段を設けても良い。

【0050】さらに、上述の実施例の説明では、簡単のため、完全にモザイク化された画像データからのブロッ

【数4】

【数5】

【数6】

ク歪みの除去を対象としたが、DCTの直流成分のみが記録／伝送されているブロックあるいはADRCの0ビット割り当てのブロックは、これと全く同じ処理で、ブロック歪みの除去が実現できる。また、わずかに信号変化のあるブロックに関してもこの方式を応用することにより、ブロック歪みの除去が実現できる。

【0051】

【発明の効果】この発明に依れば、原画像とモザイク化されたデータとの間の関係を線形一次式を用いて、処理対象ブロックの近傍画像データのレベル分布のパターンによりクラス分類した各クラス毎に、最小二乗法を用いて解き、モデル化し、推定演算式の係数を決定し、その係数を用いて変換を行う。そのため従来よりも高性能なブロック歪みの除去が実現できる。

【図面の簡単な説明】

【図1】この発明に係るブロック歪み除去装置の一実施例のブロック図である。

【図2】この発明に係る変換のための係数テーブルを作成する一実施例を示すブロック図である。


【図3】クラス分類および推定演算に使用する画素の説明のための図である。

【図4】推定する画素の説明のための図である。


【符号の説明】

- 12 ブロック化回路
- 13 モザイク化回路
- 14 デ・ブロック化回路
- 15 画素データ抽出回路
- 16 ADRC回路
- 17 クラスコード発生回路
- 18、20 遅延回路
- 19 正規方程式加算回路
- 21 予測係数決定回路
- 22 メモリ


【図1】



【図2】



【図3】



【図4】

